-
1 four-way set-associative cache
Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > four-way set-associative cache
-
2 four-way set-associative cache
Вычислительная техника: четырёхканальный секторно-ассоциативный кэшУниверсальный англо-русский словарь > four-way set-associative cache
-
3 four-way set associative cache
English-Russian electronics dictionary > four-way set associative cache
-
4 four-way set associative cache
The New English-Russian Dictionary of Radio-electronics > four-way set associative cache
-
5 set-associative cache
тип кэш-памяти, которая делится на ряд секторов (set) (от двух до восьми), причём данные записываются побитово в каждый из последовательных секторов. В большинстве случаев обращение к каждому сектору кэша происходит последовательно, так что сектор успевает подготовиться к выполнению очередной операции чтения или записи, пока работает следующий секторАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > set-associative cache
-
6 associative cache
= associative mapping cacheтип кэш-памяти, разработанный с целью исключения проблемы столкновений, которая характерна для кэша с прямой записью (см. write-through cache). В случае полностью ассоциативного кэша блок данных из любого адреса оперативной памяти может храниться в любой строке кэша, а сам адрес используется как тег кэша; при проверке на совпадение все теги должны одновременно сравниваться с адресом запроса, что требует дополнительной дорогостоящей аппаратуры. Компромиссное решение - секторно-ассоциативный кэш, строки которого делятся на секторы, или секции (sets), и средние биты адреса определяют, в какой секции будет храниться блок; при этом внутри каждой секции кэш остаётся полностью ассоциативным. Кэш с двумя строками на секцию называется двухканальным секторно-ассоциативным и требует всего двух сравнений с тегами на обращение, что уменьшает объём дополнительной аппаратуры. Кэш с прямой записью может рассматриваться как одноканальный секторно-ассоциативный, а полностью ассоциативный кэш - как n-канальный, где n - общее число строк кэша. Нахождение оптимального баланса между ассоциативностью и общей ёмкостью кэша для конкретного процессора - тонкий вопрос, и в современных ЦП мы видим двух-, четырёх- и даже восьмиканальные схемы кэшейАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > associative cache
-
7 cache
вчткеш; кеш-память || использовать кеш; помещать в кеш; сохранять в кеше; проф. кешировать- advanced transfer cache
- backside cache
- built-in cache
- data cache
- direct-map cache
- direct-mapped cache
- disk cache
- external cache
- first-level cache
- four-way set associative cache
- full associative cache
- fully associative cache
- hardware cache
- instruction cache
- integrated cache
- internal cache
- L1 cache
- L2 cache
- L3 cache
- memory cache
- motherboard cache
- on-board cache
- pixel cache
- primary cache
- processor's cache
- RAM cache
- secondary cache
- second-level cache
- sectored cache
- segment descriptor cache
- set associative cache
- simply write cache
- software cache
- texture cache
- third-level cache
- two-level cache
- two-way set associative cache
- unsectored cache
- vertex cache
- virtual cache
- write cache
- write back cache
- write behind cache
- write through cache -
8 cache
вчт.кэш; кэш-память || использовать кэш; помещать в кэш; сохранять в кэше; проф. кэшировать- backside cache
- built-in cache
- cache on a stick
- data cache
- direct-map cache
- direct-mapped cache
- disk cache
- external cache
- first-level cache
- four-way set associative cache
- full associative cache
- fully associative cache
- hardware cache
- instruction cache
- integrated cache
- internal cache
- L2 cache
- L3 cache
- L1 cache
- memory cache
- motherboard cache
- on-board cache
- pixel cache
- primary cache
- processor's cache
- RAM cache
- secondary cache
- second-level cache
- sectored cache
- segment descriptor cache
- set associative cache
- simply write cache
- software cache
- texture cache
- third-level cache
- two-level cache
- two-way set associative cache
- unsectored cache
- vertex cache
- virtual cache
- write back cache
- write behind cache
- write cache
- write through cacheThe New English-Russian Dictionary of Radio-electronics > cache
-
9 cache architecture
архитектура кэш-памяти, архитектура кэшасуществует ряд архитектур кэш-памяти, различающихся способами чтения из кэша (look-aside cache, look-through cache), способами записи в кэш (write-back cache, write-through cache), способами построения и отображения (связи с ячейками основной памяти) (associative cache, direct-map cache, four-way set-associative cache, full-associative cache, set-associative cache, two-way set-associative cache) и др.см. тж. cache memoryАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > cache architecture
-
10 L2 cache
= level-two cache(Level 2 cache) кэш-память второго уровня, ( редко) вторичный кэш, внешний кэш (для ПК на базе всех Intel-совместимых процессоров, кроме Pentium Pro)дополнительная кэш-память, находящаяся вне процессора между первичным кэшем и ОЗУ или кэш-памятью третьего уровня (L3 cache), если она имеется. Конструктивно она может размещаться на системной плате, на специальной плате рядом с процессором или быть встроенной в процессорный модуль. При обращении к ней может быть несколько тактов ожидания (wait state). В зависимости от расположения существенно отличается тактовая частота, используемая для работы этой кэш-памяти, и, соответственно, её производительность. Так, в случае размещения на системной плате вторичная кэш-память работает на внешней тактовой частоте ЦП, а в последнем варианте - на его внутренней более высокой тактовой частоте. Позволяет значительно увеличить производительность системы. Существует несколько схем организации вторичной кэш-памяти.When a branch is taken, the new address at which the program is to resume may or may not reside in the secondary cache. — При исполнении команды перехода новый адрес, с которого должно продолжиться выполнение программы, может и не оказаться во вторичной кэш-памяти
Syn:Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > L2 cache
-
11 direct-mapped cache
кэш-память ( с организацией управления по принципу) прямого отображения; см. также two-/four-way set-associative cacheАнгло-русский словарь промышленной и научной лексики > direct-mapped cache
-
12 четырехканальный наборно-ассоциативный кэш
Русско-английский словарь по электронике > четырехканальный наборно-ассоциативный кэш
-
13 четырехканальный наборно-ассоциативный кэш
Русско-английский словарь по радиоэлектронике > четырехканальный наборно-ассоциативный кэш
-
14 четырёхканальный секторно-ассоциативный кэш
Information technology: four-way set-associative cacheУниверсальный русско-английский словарь > четырёхканальный секторно-ассоциативный кэш
См. также в других словарях:
CPU cache — Cache memory redirects here. For the general use, see cache. A CPU cache is a cache used by the central processing unit of a computer to reduce the average time to access memory. The cache is a smaller, faster memory which stores copies of the… … Wikipedia
POWER1 — The POWER1 is a multi chip CPU developed and fabricated by IBM that implemented the POWER instruction set architecture (ISA). It was originally known as the “RISC System/6000 CPU” or when an abbreviated form, the “RS/6000 CPU” before introduction … Wikipedia
PowerPC 600 — The PowerPC 600 family was the first family of PowerPC processors built. They were designed at the Somerset facility in Austin, Texas, jointly funded and staffed by engineers from IBM and Motorola as a part of the AIM alliance. Somerset was… … Wikipedia
Atari Jaguar II — Infobox CVG system title = Atari Jaguar II manufacturer = Atari Corporation type = Video game console generation = lifespan = prototype in 1995 CPU = media = onlineservice = topgame = compatibility = Atari Jaguar, Jaguar CD predecessor = Atari… … Wikipedia
Alpha 21164 — Four 300 MHz Alpha 21164 microprocessors on a Cray T3E 600 processor board. The Alpha 21164, also known by its code name, EV5, is a microprocessor developed and fabricated by Digital Equipment Corporation that implemented the Alpha instruction… … Wikipedia
PA-8000 — HP PA 8000. The PA 8000 (PCX U), code named Onyx, is a microprocessor developed and fabricated by Hewlett Packard (HP) that implemented the PA RISC 2.0 instruction set architecture (ISA).[1] It was a completely new design with no circuitr … Wikipedia
Emotion Engine — The Emotion Engine is a CPU developed and manufactured by Sony and Toshiba for use in the Sony PlayStation 2 video game console. Mass production of the Emotion Engine began in 1999. Description The Emotion Engine consists of eight separate units … Wikipedia
AMD K10 — The AMD K10 is AMD s latest microprocessor architecture. Though there were once reports that the K10 had been cancelled [http://www.theinquirer.net/?article=27421 AMD s K10 is delayed or dead] , The Inquirer] , the first third generation Opteron… … Wikipedia
Loongson — logo Designed by Institute of Computing Technology (ICT), Chinese Academy of Sciences Common manufacturer(s) STMicroelectronics … Wikipedia
Flexible Architecture for Simulation and Testing — The FAST Project is a new hybrid hardware prototyping platform enabled by integrating a variety of hardware components on a printed circuit board (PCB) to implement Chip Multiprocessor (CMP) or Multiprocessor (MP) systems. The Flexible… … Wikipedia
Pentium III — Produced From early 1999 to 2003 Common manufacturer(s) Intel Max. CPU … Wikipedia
